计算机信息管理专业（专科） 计算机原理(2012年版) 课程代码：02384
目录
1 课程性质与课程目标
2 考核目标
3 课程内容与考核要求
4 关于大纲的说明与考核实施要求
5 题型举例
后记
计算机原理
前言
第一章 计算机系统概论
1.1 计算机发展简史
1.2 计算机系统
1.2.1 计算机系统的硬件
1.2.2 计算机系统的层次结构
1.3 计算机系统的技术指标
习题
第二章 数字逻辑基础
2.1 逻辑代数与逻辑门
2.1.1 逻辑代数的运算与逻辑电路
2.1.2 逻辑代数的运算法则
2.2 组合逻辑电路
2.3 常用时序电路
2.3.1 触发器
2.3.2 寄存器
2.3.3 计数器
习题
第三章 计算机中的信息表示
3.1 数值型数据的表示
3.1.1 进位计数制及其相互转换
3.1.2 无符号数和带符号的表示
3.1.3 十进制数的编码
3.2 非数值型数据的表示
3.2.1 字符编码
3.2.2 汉字编码
3.2.3 位图图像的表示
3.2.4 语音的表示
3.3数据校验码
3.4 指令信息的表示
3.4.1 指令格式
3.4.2 指令字长度
3.4.3 寻址方式
3.4.4 指令的类型及基本功能
习题
第四章 运算方式及运算器
4.1 定点补码加、减法运算
4.2 定点乘法运算
4.2.1 原码一位乘法
4.2.2 补码一位乘法
4.2.3 并行陈列除法器
4.3 定点除法运算
4.3.1 原码除法运算
4.3.2 补码除法运算
4.3.3 并行陈列除法器
4.4逻辑运算
4.5浮点运算
4.6 运算器
习题
第五章 中央处理器
5.1 CPU的功能与组成
5.1.1 CPU的功能
5.1.2 CPU的组成
5.1.3 CPU中的主要寄存器
5.1.4 微命令发生器与时序信号产生器
5.2 指令周期
5.2.1 指令周期的基本概念
5.2.2 MOV指令的指令周期
5.2.3 LAD指令的指令周期
5.2.4 ADD指令的指令周期
5.2.5 STA指令的指令周期
5.2.6 JMP指令的指令周期
5.2.7 指令周期的方框表示
5.3 时序信号产生器与时序控制方式
5.3.1 时序信号的概念和作用
5.3.2 时序信号产生器
5.3.3 时序控制方式
5.4 微操作及其实现
5.5 组合逻辑控制器
5.5.1 控制器的基本组成与实现方式
5.5.2 组合逻辑控制器
5.5.3 CPU模型设计
5.6 微程序控制器
5.6.1 微程序控制的基本概念
5.6.2 微程序控制器的组成与工作过程
5.6.3 微程序设计技术
5.7 现代CPU设计技术
5.7.1 流水CPU
5.7.2 多媒体CPU
习题
第六章 存储器与存储系统
6.1 概述
6.1.1 存储器分类
6.1.2 存储系统的分级结构
6.1.3 主存的性能指标
6.2 随机存取存储器
6.2.1 SRAM存储器
6.2.2 DRAM 存储器
6.2.3 cpu 存储器
6.3 只读存储器
6.4 高速存储器
6.5 高速缓冲存储器
6.5.1 CACHE基本原理
6.5.2 主存与CACHE的地址映射
6.5.3 替换算法
6.6 虚拟存储器
6.6.1 虚拟存储器的基本概念
6.6.2 页式虚拟存储器
6.6.3 段式虚拟存储器
6.6.4 段页式虚拟存储器
习题
第七章 输入输出系统
7.1 输入输出系统概述
7.1.1 输入输出接口
7.1.2 接口的基本功能及结构
7.1.3 I/O端口的编址方式
7.2 输入/输出控制方式
7.2.1 输入/输出控制方式概述
7.2.2 程序直接控制I/O方式
7.3 中断控制方式
7.3.1 中断系统概述
7.3.2 中断的处理过程
7.3.3 程序中断接口
7.4 DMA传送方式
7.4.1 DMA传送概述
7.4.2 DNA的处理过程
7.5 其他传送控制方式
7.6 外围设备
7.6.1 常用输入设备
7.6.2 常用输出设备
7.6.3 常用通信设备
习题
附录A 实验和实践环节
A.1 PROTEUS简介
A.1.1 PROTEUS的基本组成及功能
A.1.2 PROTEUSISIS工作界面
A.2 实验指导书
A.2.1 基本数字电脑应用实验
A.2.2 补码加减法运算器实验
A.2.3 串行乘法器实验
A.2.4 并行陈列除法器实验
A.2.5 时序部件试验
A.2.6 模型机数据通路实验
A.2.7 存储器实验
A.2.8 输入输出控制方式实验
附录B INTEL8086/8088
附录C 部分习题参考答案
主要参考文献 |
图书介绍
